## (9) 日本国特許庁 (JP)

### ① 特許出願公開

# ⑩ 公開特許公報(A)

昭55-72255

6)Int. Cl.<sup>3</sup> G 06 F 9/30 識別記号

庁内整理番号 6745—5B 砂公開 昭和55年(1980)5月30日 発明の数 2審査請求 未請求

(全 14 頁)

ᡚセグメント化バスを用いたデータプロセッサ 用実行ユニット

②特 願 昭54-145341

**20**出 願 昭54(1979)11月9日

優先権主張 301978年11月17日30米国(US)

**3)961798** 

⑦発 明 者 トーマス・グレン・ガンター アメリカ合衆国テキサス州7875 9オーステイン・マウンテン・

パス4505番

⑦発 明 者 ハリー・レスリー・トレッデン ニック

アメリカ合衆国テキサス州7874

5オーステイン・パツク・サド ル4508番

⑦発 明 者 ドイル・バーノン・マク・アリ スター

アメリカ合衆国テキサス州7866 0プフルジヤー・ビル・ヘツブ・レイン15607番

⑦出 願 人 モトローラ・インコーポレーテッド

アメリカ合衆国イリノイ州6019 6シヤンバーグ・イー・アルゴ ンクイン・ロード1303番

创代 理 人 弁理士 佐藤薫

明 細 儲

 発明の名称 セグメント化パスを用いたデータ プロセッサ用泉行ユニット

#### 2. 特許請求の範囲

- 1.(a) 所定ピット長の少くとも1個の2進ワードをストアする第1のストレージ手段,
- (b) 該第1のストレージ手段に結合されてデジタル情報を転送する第1、第2のバス手段、該第1、第2のバス手段の各々は所定ピット長の2 進ワードを転送するのに適したものであり、
- (c) 所定ピット長の少くとも 1 個の 2 進ワードをストアする第 2 のストレージ手段,
- (d) 散第2のストレージ手段に結合されてデジタル情報を転送する第3.第4のパス手段・該第3,第4のパス手段の各々は所定ピット長の2 辿ワードを転送するのに適したものであり、及び、
- (e) 第1,第2のスイツチ手段,該第1のスイッチ手段は前配第1,第3のバス手段間に結合されて第1の制御個号に応答して前記第1,第3

のパス手段間のデジタル情報転送をイネーブルするものであり、該第2のスイッチ手段は前記第2、第4のパス手段間に結合されて第2の制御倡号に応答して前記第2、第4のパス手段間のデジタル情報転送をイネーブルするものであり、を具備したことを特徴とするデータブロセッサ。

- 2.(a) 所定ビット長の少くとも1個の2 過ワードをストアする第1のストレージ手段.
- (b) 該第1のストレージ手段に結合されてデジタル情報を転送する第1,第2のバス手段。該 第1,第2のバス手段の各々は所定ピット長の2 進ワードを転送するのに適したものであり、
- (c) 所定ビット長の少くとも1個の2進ワードをストアする第2のストレージ手段.
- (d) 該第2のストレージ手段に結合されてデジタル情報を転送する第3,第4のバス手段。該第3,第4のバス手段の各々は所定ピット長の2 進ワードを転送するのに適したものであり、
- (e) 第1,第2のスイッチ手段,該第1のスイッチ手段は前記第1,第3のバス手段間に結合

されて第1の側御倡号に応答して前記第1,第3 のバス手段間のデジタル情報転送をイネーブルするものであり、該第2のスイツチ手段は前記第2, 第4のバス手段間に結合されて第2の制御倡号に 応答して前記第2,第4のバス手段間のデジタル 情報転送をイネーブルするものであり、

- (f) 所定ピット長の少くとも 1 個の 2 進ワードをストアする 第 3 のストレージ手段 .
- (g) 散第3のストレージ手段に結合されてデジタル情報を転送する第5,第6のパス手段,該 第5,第6のパス手段の各々は所定ピット長の2 進ワードを転送するのに適したものであり、及び、
- (h) 第3.第4のスイッチ手段,該第3のスイッチ手段は前記第3.第5のバス手段間に結合されて第3の制御倡号に応答して前記第3.第5のバス手段間のデジタル情報転送をイネーブルするものであり、該第4のスイッチ手段は前記第4.第6のバス手段間のデジタル情報転送をイネーブルするものであり、を具備して報転送をイネーブルするものであり、を具備し

(3)

このような半導体技術の進歩に伴つてLSIマイクロフロセッサが進歩した。近年いくつかの企業が導入した新鋭機は、3~4年前の8ピット・マイクロセッサよりもはるかに高性にセッサなる。この新らしいマイクロブロセッサはマルチブル・メガバイこのマイクロブロセッサはマルチブル・メガバイトメモリを直接的に近の16ピット・マイクロコンピュータをほとんどしのいている。

本発明が適用されるある種のデータプロセッサは、パイト(8ピット)・ワード(16ピット)又はダブルワードのオペランドを含むシングル及びデュアルオペランドの汎用命令からは、レジスの合会をツトを実行する。操作はロジスの相互間、加算・レジスの上記ある種のデータブロセッサは、加算である。シフト等の標準命令の他・い算ならびに各種のピット操作を行えるように設計されている。こ

析ppminj33-- 7.22: たことを特徴とするデータプロセツサ。

3. 前記第1,第2,第3及び第4のパス手段は登動倡号線対から成り、該整動倡号線対の各々は転送すべき2 通ワード内の各ピットに対しトルー信号及びコンブリメント信号を転送することを特徴とする特許部水の範囲第1項記載のデータブロセッサ。

#### 3. 発明の詳細な説明

本発明は一般的にはデータプロセツサ及びランダムアクセス・メモリに関するものであり、より具体的には、データプロセツサ内のレジスタ榕成用マルチポートRAM榕造に関するものである。

シングルチップ LSI マイクロプロセッサは急速に進歩している。その基礎をなす半導体技術・すなわち MOS 技術・が進歩の原動力となつている。2年でとに、集積度は倍増し、動作速度が倍増しる。また地震では、発行している。またを留りの向上に伴う低コスト化が製品の低価格化を招き、これが需要を増大させ、新たな応用分野及び市場を増大させている。

(4)

のデータブロセッサは、8個の32ビット・アク操作レジスタ及び8個の32ビット・データ操作レジスタ及び8個の32ビット・アク操作レジスタを具えている。上記アドレスのり、22ビット操作も可能ピット操作もでは、32ビットがでは、32ビットがでは、32ビットがである。レジスタをしている。とかなったのでは、32ビットをは、32ビットをは、32

従来のデータブロセッサの多くは、1 ないし複数本のデジタルパスを使用して、複数のアドレスレジスタをデータブロセッサの実行ユニット内の演算ユニットに接続している。 実行ユニットをデータブロセッサの I/O 熘子に接続してアドレスを転送したり、あるいは命令及びデータを投受するため、デジタルパスが一般的に使用される。そのよりなパス構造を使用するデー タプロセツサの一例としてモトローラ社製のMC 6800 があるが、 これについては Bennett らの発 明になり本件の出願人に譲渡された" Microprocessor chip Register Bus Structure " と題す る米国特許第 4.004.281 号に記載されている。

(7)

つの目的は、デジタルバスの個数を最小にして実行ユニットの高密度化を図りつつ各種機能ユニット及びレジスタ間の双方向転送を容易化するデータブロセッサの実行ユニット用バス構造を提供することにある。

本発明の他の目的は、アドレス及びデータの並列計算を容易にしてデータブロセッサの処理速度 及び効率を高めたデータプロセッサの実行ユニット用バス構造を提供することにある。

本発明の更に他の目的は、16 ピット・データワードの操作に適すると共に、アドレスワード及びデータワードの並列計算を行うべくマルチブル・メガバイト・メモリへ直接アドレスするに適したデータブロセッサを提供することにある。

上述した目的及びその他の目的を達成する本発明は、第1のストレージ回路を接続する第1、第2のデジタルバス・第2のストレージ回路を接続する第3、第4のデジタルバス並びに上記第1、第3のデジタルバス間及び上記第2、第4のデジタルバス間を選択的に相互接続する第1、第2の

りとすれば、テータブロセツサを楔成するための チップ面積が増加する。また、追加したデジタル パスに各レジスタ及び演算ユニットを選択的に結 合させるためのカップリング MOSFET を 追加 する 必要もあり、さらに、これら追加したカツブリン グMOSFETデバイスを制御するための追加制御僧 号をデコードするデータブロセツサ制御回路を追 加する必要もある。多くのアドレス演算において はインクレメント及びデクレメント機能以上の機 能を具えた演算ユニットを必要とする点に留意さ れたい。インデクトモード及びセルフリラテイブ モードのアドレッシングを行りには、それぞれイ ンデックスレジスタ又はプログラムカウンタの加 算又は滅算を必要とする。従つて、アドレス及び テータの並列計算を行うには、各計算どとに個別 の演算ユニットを必要とする。

高密度データブロセツサ実行ユニットを構成でき、しかも実行ユニット内の並列動作に適したパス構造であれば、従来技術を大幅に改良したといえることは当菜者に明らかであろう。本発明の一

(8)

双方向スイッチを具えている。本発明の一実施例 においては、第1,第2のストレージ回路のそれ ぞれはアドレス及びデータ情報をストアするため の1ないし複数のレジスタを具えている。第1, 第2のデジタルパスは、第1,第2のレジスタ群 内にストアされているアドレス及びデータ情報に 関連する動作を並列して行えるよう, 第3, 第4 のデジタルパスとは独立に動作し得よう。第1. 第2のスイッチにより、第1のデジタルパス及び 第3のテジタルパス並びに第2のテジタルパス及 び 第 4 の デ ジ タ ル パ ス 間 が 選 択 的 に 接 続 さ れ 、 第 1 , 第2のレジスタ群間の転送だけでなくゼネラ ル転送が行われる。本発明の一実施例においては 第 1 , 第 2 の 演算 ユニットのそれぞれを 第 1 。第 2 のレジスタ群に接続することにより、並列かつ 独立の計算が可能となる。

本発明の説明に用いるデータプロセッサの簡易 プロック図を第1図に示す。命令レジスタ2は、 プログラムメモリから受けた命令をストアする。 このストアされた命令は、命令レジスタ2から命

特別昭55 -- 72255(4)

令デコードプロック4に出力される。この命令デコードプロック4は、上記の命令に基いて実行ユニットプロック6内の演算論理ユニット(ALU)を機能させたり、このALUにデータを供給するレジスタ等を機能させる。この命令デコードプロック4は、上記実行ユニットプロック6にタイミンク及び制御倡号を供給する制御ストアプロック8にも接続されている。

ある種の命令を実行するには、各種の転送その他の機能を実行するための幾つかの実行ユニット期間を必要とする。各実行ユニット期間内に適正なシーケンスの転送及び操作が行えるように、制御ストアブロック8からタイミング倡号及び制御倡号が供給される。

本発明の一実施例のデータプロセッサ用実行ユニットのプロック図を第2図に示す。第1のデジタルパス10及び第2のデジタルパス12をそれぞれアドレスパス・データ及びデータパス・データと命名する。プロック14で例示した16ビット・デー

(11)

第2図には第3のテジタルパス20及び第4のテジタルパス22も図示されている。パス20及び2をそれぞれ下位アドレスパス及び下位テータパスとのの方に接続されたフロンク24は、複数の16ピット・アドレスタは、32ピットを少りスタは、32ピットをひるのレジスタの下位16ピットから成でも16ピット・アドレスフードを受取っている。 はにも16ピット・アドレスレジスタの一つにストアは6ピット・アドレスレジスタの一つにストアは6ピット・アドレスレジスタの一つにスト

バス20及び22に接続されたブロック26は下位演算ユニットを具え、アドレスワードの下位16ビットにつき演算を行う。このブロック26はバス20から第1の16ビット入力を受けると共にパス22から第2の16ビット入力を受けて、16ビットの結果を作成する。この下位演算ユニット26で作成された16ビットの結果は、バス20又は22のいずれかに転

タレシスタ群がテジタルバス10 及び12 に接続されており、このブロック14 はテジタルバス10 及び12 のひけれにも16 ピット・データワードを供給することができる。同様に、ブロック14 はデジタルバス10 及び12 のいずれからも16 ピット・データワードを受取ることができるが、このデータワードロンスタの一つにストアトのデジタル情報を転だしなび12 のいずれも16 ピットのデジタル情報を転送できる点を了解されたい。ブロック14 に具えられる16 ピット・データレジスタの下位16 ピットから成つている。

デジタルバス 10 及び 12 には、プロック 16 及び 18 も接続されている。プロック 16 には特殊機能ユニットが具えられているか、これについては第 3 図を参照して後述しよう。プロック 18 に具えられるALU は、バス 10 から第 1 の 16 ビット入力を受けかつバス 12 から第 2 の 16 ビット入力を受けて、16 ビットの結果を作成する。この 16 ビットの結果は、バス 10 又は 12 のいずれにも転送され得る。

(12)

送される。この下位演算ユニット 26 は、32 ビット・データワードの上位 16 ビットの演算に用いられるキャリアウト信号(図示せず)も作成する。第 1. 第 2 の双方向バススイッチ 28 及び 30 は、それぞれバス 10 及び 20 間並びにパス 12 及び 22 間に接続されている。

第2図には、第5 図のデジタルバス32及び第6
のデジタルバス34も図示されている。パス32及び
34 を、それぞれ上位アドレスパス及び上位データ
パスと命名する。パス32及び34に接続されたプロ
ツク36は、複数の16 ピット・アドレスタを具えている。
プロック36内のアドレスレジスタは上位16 ピット
のアドレスをストナし、アドレスレジスタ
はよなる。プロック36内の16 ピット・データレジスタを視
は上位16 ピットのデータレジスタを共に32 ピット・
データレジスタを構成する。

パス32及び34に接続されたプロツク38は、アド

レスワード又はデータワードの上位16 ピットについて演算を行う上位演算ユニットを具えている。フロック38 は、パス32 から第 1 の16 ピット入力を受けると共にバス34 から第 2 の16 ピット入力を受け、16 ピットの結果を作成する。この上位演算ユニットで作成された16 ピットの結果は、パス32 又は34 に転送される。前述したよりに、上位演算ユニット38 はプロック26 で作成されたキャリアウトに応答し、下位16 ピットからの 第 3 , 第 4 の双方向バススイッチ40 及び42 が、それぞれバス32 及びパス20 間並びにバス34 及び22 間に接続されている。

このように、データプロセツサ用レジスタフアイルが3部分に分かれていることが判ろう。2個のゼネラルバス(アドレスバス,データバス)は、レジスタフアイル内の全ワードに接続されている。レジスタフアイル・セクション(上位,下位,データ)は、双方向バススイツチにより分離又は接続される。これによつて、レジスタセクション間のゼネラルレジスタ転送が可能となる。上位及び

(15)

3 A 図乃至第 3 C 図に示す。これらの図には、外 部アドレスパスへのインタフエースを行なりテー タブロセッサ出力ポートと実行ユニットとの接続 及び双方向外部データパスへのインタフェースを 行なりテータプロセツサ 1/0 テータポートと実行 ユニットとの接続も示す。まずセグメント化され たパスのデータセクション (第3A図)を参照す れば、レジスタ44 (R7) 乃至レジスタ46 (R0)は8 個の32 ピット・データレジスタの下位16 ピット・ レジスタを表わしている。レジスタ48 (DTL) は16 ヒットの下位データ・テンポラリレジスタであり、 これはユーザーが操作できず、データブロセツサ 制御回路が16ピット・データを一時的にストアす るのに用いられる。 ALU 50 は、 2 個の 16 ビット入 カデータワードについて各種の演算論理操作を行 ない結果を作成するが、この結果はラッチ52にス トアされる。 ALU 50への入力手段としてパス10及 び12が具えられる。定数データブロック (Kn)54か ら、各種の16ピット定数が入力し得る。レジスタ 56 (ALUB) からの出力も ALU 50 に入力し得る。 レ

下位セクションには限定的のな演算ユニットが配置され、汎用のALU能力はデータセクショ及びにのない。このため、アドレス計算を同時に行うとかかと、例えば行っとかりからのイクレントが変を行うとスタードに近接を行うとスコージをして、アークをでは、下のででは、では、アークセクション内に配置されている。

第2図の構成には2つの利点がある。第1の利点は極めて高密度のスタテック RAM (ランダム・アクセス・メモリ)セルを具えている点であるが、この RAM セルは本発明に係るものであり、またツーパス (two-bus)構造を支えるものである。第2の利点は、所望のレジスタについて16ビットのセグメント化を行り16ビット・データの採用である。

第2図に図示した実行ユニットの更に詳細を第

(16)

ジスタ56内には、パス10又は12から16ビット・データワードが普込まれる。レジスタ56は乗算又は除算中に乗数又は除数を保持し、パス10又は12からの乗数又は除数の供給を不要にしたという点で、乗除算操作に特に有用である。

ALU 拡張 レジスタ 58 (ALUE) は、パス 12 から飲み 書きされる 16 ピット・レジスタである。 ALUE レジスタ 58 は ALU 50 に結合され、 ALU 50 との間で 直列 ピット 転送を行う シフトレジスタである。 レジスタ 58 は ALU 50 と組合されて、ダブルワード (32 ピット) のシフト操作に用いられる。 この 32 ピット・シフトレジスタは、 乗算操作におけるダブルワード競及び除算操作の間、32 ピット・被除数を 密放する。

フロック60 (DCR) は、ビット操作に有用なデコーダである。この DCR ブロック60 はバス10 から 4 ビット・コード化入力を受け、16 出力ビットの 1 つだけが論理の"1"であるような完全にデコードされた16 ビット出力をバス12 に出力する。このテコードされた16 ビット出力は ALU 50 をマスクす

特据略55-- 72255(6)

るのに用いられるが、そのうち 1 ピットだけがマ スクを行い他の15ピットはマスクを行わない。

ALU ラッチ 52 の出力は、カップリングスイッチ 62 を介して参照符号 64 の点に転送される。点 64 は、カップリングスイッチ 66 及び 68 により、それぞれパス 10 又は 12 に選択的に結合される。このようにして、ALU ラッチ 52 はパス 10 又は 12 のいずれをもドライブすることができる。

(19)

要がある。パイト・マルチプレクサ78は、16ビット・データワードの上位パイトと下位パイトとを 選択的に入換える。同様に、パイトマルチプレク サ70は、カツブリングスイッチ72を介して転送されてきた16ビット・データワードの上位又は下位 パイトを、パイトマルチプレクサ78の操作と相補 的になるように、入換える。

第3 A 図を参照して説明した上述の機能の他に、一方のバス(10 又は12)上のデータワード又は ALU ラッチ 52 にラッチ されたデータワードを選択的に DOB 74 に供給する機能がある。このため、データブロセッサの実行ユニットが並列的に動作でなる。 一例として、メモリからの 32 ピット・クロークスタ にからの 32 ピットレジスタに加算し、32 ピットの結果をメモリに戻すというレジスタにかり、メモリル 首か合をを想定する。この例において、メモリ・データワード位 16 ピットを第1 の期間に たては、 ALU 50 によるレジスタの下位 16 ピットとデータワードの

トに結合される。この外部データバスは、データ プロセッサを動作させる命令及びデータをストア しているメモリチップに接続され得より。

データパス入力パッフア76 (DBIN) は、外部データパスから受取つた16 ピット・データをストアするラッチを具えている。 DBIN 76 の 出力は 第 2 のパイトマルチブレクサ78 に結合される。 このパイトマルチブレクサ78 は、パス10 又は12 に16 ピット・データワードを供給することができる。

次にパイトマルチブレクサ70 及び80 の機能を脱明しよう。 ALU 50 は、 主として 16 ピットの演算論理操作用に設計されているが、 8 ピット・グループ (パイト)に対して操作を行うことも往々にむれた 8 ピットの下位パイト 結果のパイト・キャロス でんとりになる。 従つて ALU 50 で作成された 8 ピットの下位パイト・オーパーフローのステータスフラグを供給するように設計されている。 人力パッファ 76 に受けた 16 ピット・データワート の上位パイトに対して操作を行うには 動させる ルイトを ALU 50 の下位パイト部分に移動さ

(20)

下位16 ビットとの加算操作と並行して、データプロセッサはデータワードの上位16 ビットのメモリ内にアドレスを転送する。 ALU ラッチ 52 は、 ALU 50 で作成された結果をラッチする。 第 3 の期間においては、ラッチ 52 の出力が出力パッファ 74 に結合されて結果の下位16 ビットをメモリに戻されると共に、パス10 及び12 は、上位の16 ビット結果を計算するための上位の16 ビット・オペランドを ALU 50 に供給できるように、フリーになつている。

第3 B 図には、双方向バススイツチ28 、30 、40 及び42 が図示されている。これらバススイツチの各々は、ドレイン・ソース及びゲート端子を具えた複数の MOSFET で構成されている。バススイッチ28 については、バス10 及び20 により転送されたデータの各ピット どとに 2 個の MOSFET を使用できる。後述するように、バス10 及び20 の各々は、転送すべき各データピット どとにトルー (true) 及びコンプリメントの個号線を具えている。第1 の MOSFET のドレインはバス20 のピット 0 のトルー 個号線に結合されており、この MOSFET のソー

第3 B 図には、パス20 及び22 に結合された下位 アドレスセクションが図示されている。パス20 及 び22 に接続されたレジスタ80 (PCL)は、32 ピット・ プログラムカウンタレジスタの下位ポーションを 構成している。同じくパス20 及び22 に接続された レジスタ82 (ATL)は、32 ピット・アドレス・テン

(23)

モリセクションの指示に用いることができる。

下位の演算ユニット (AUL) 90は、2個の16ビッ ト・アドレスワードに対して16ビットの演算操作 を行うことができる。この AUL 90 で作成された結 果は、ラッチ92 にストアされる。パス20 及び22 か 5 AUL 90 へ入力する場合もある。 AUL 90 へは、プ ロック (KL) 90 から各種の16 ビット定数が入力す る場合もある。プロック94は対応の上位セクショ ンと組合されて助作し、32ピットのアドレス定数 を供給する。ラツチ92の出力は、スイツチカップ ラー96.によつて PCL 80 に選択的に督込まれる。こ のラッチ 92 の出力は、スイッチカップ ラ 100 を介し て谷照符号98の箇所にも結合されている。98の箇 所は、スイッチカップラー 102 及び 104 を介して それぞれパス20及び22に結合され得る。このよう にしてラッチ92の出力はパス20又は22のいずれに も供給されることができる。98の箇所はスイッチ カップラ 108 を介してアドレス出力パッファ 106 に結合され、アドレスの下位16ピットは外部アド レスパスに転送される。スイツチカツブラー 100, ポラリレジスタの下位16ピット部分を構成してい る。ユーザーはこのレジスタを操作することがで きず、このレジスタはこのデータプロセツサの制 御論理回路によるアドレスその他の情報の一時的 ストアにのみ使用される。パス20及び22に接続さ れたレジスタ84 (REL')は、 32 ピット・ハードウ エア・スタックポインタの下位ポーションを構成 している。このハードウエア・スタックポインタ は、サブルーチンリンケージに対するリターンア ドレスのストア及びテータプロセッサが割込みを 識別したときに特定レジスタの内容をセーブする ためのスタックとして診照されるメモリセクショ ンを指示する。パス20及び22に接続されているレ ジスタ86 (RFL) 乃至レジスタ88 (R8L) は、ユー サが操作できる 8 個の32 ピット・アドレスレジス タの下位ポーションに対応している。このレジス **ょ86 をユーザー・スタックポインタとして使用し、** メインプログラムからサブルーチンへの及びメイ ンプログラムへのリターン用のアーギコメントを 便宜的に通過させるためにテータをストアするメ

(24)

102 及び 104 は、 ラッチ 92 , バス 20 又は バス 22 の 出力をパッファ 106 に 選択的に入力させるように 制御される。

第3図には、バス32及び34に付随する上位・アドレスセクションが図示されている。この上位でドレスセクションは既に詳述した下位アドレスセクションと極めて類似しているので、これについては簡単に述べる。上位16ピットのレジスタ82'(ATH)は、レジスタ82と共に32ピット・レのレスタ48'(DTH)は、レジスタ48と共に32ピット・ローンスタを構成している。同様に、上位16ピットのレンシスタを構成している。同じく、上位アレンセクシスタを構成している。同じく、上的明付にないクシスタの後に、がある。同様に、他の対応に、特号で表示されている。

バス 32 及び 34 に付随する論理回路(図示せず) は、次のような符号拡張機能を有している。16 ビット・アドレスワードが 32 ビット・アドレスレジ

特別昭55-72255(8)

おり、バス信号線を選択的に接地する。

第3図に示す命令レジスタ・キャプチアープロ ツク (IRC) 110 は、外部メモリから外部データバ ス上を転送されてきた16ビットの命令を受ける。 この命令レジスタ・キャプチアーブロック 110 の 出力は命令レジスタ (IR) 112 に供給され、16 ビ ット命令としてここにストアされる。この命令レ - ジスタ 112 の出力は命令レジスタ・デレイブロッ ク (IRD) 114 に供給されるが、このブロックは、 次に與行すべき命令が命令レジスタ 112 に入力し た後においても、カレント奥行命令のコピーをス トアすることができる。このため、カレント命令 の奥行中においても、次に奥行すべき命令を命令 レジスタからデコード回路に供給することが可能 となる。ある種の命令ワードは、命令実行中にア クセスすべきレジスタを特定するピツトフィール ドを含んでいる。これらのピットフィールドは IRD レジスタ 114 内に保存され、次の命令のテコード とカレント命令の実行に必要なヒットフィールド 間の分離に用いられる。

(28)

マルチストアリングも可能なように設計されている。このマルチローデング、すなわち2以上のレジスタの内容を単一のメモリ命令で指定されたメモリの連続ロケーションに転送しストアする扱作・はデータブロセッサの性能を示す指標となる。 DB-IN 76 内にストアされた第 2 の命令ワードのビットフィールドは、上記マルチローデング又はストアに含まれているレジスタを指定する。 FTU 116 はこのビットフィールドをデコードし、トランスファ内に含まれているレジスタのみをイネーブルにする。 FTU 116 へのその他の入力には、乗算及び除算操作における定数及びトラップペクトルがある。

デジタルバス及びこれに接続されるレジスタの動作を第4 図に示す。アドレスバスは第1 の信号線 130 (A) 及び第2 の信号線 132 (A) を具えており、単一ピットの情報を転送する。このバスは、信号線 130 と同様の15 本の他の信号線及び信号線 132 と同様の15 本の他の信号線を具え、全部で16 ピットのデジタルワードを転送するものと了解る

スタに加算される場合、下位のアドレスセクショ ンにおいて、16ビット・アドレスワードがアドレ スレジス クの下位16 ピットに加算される。この16 ピット・アドレスワードは2の補数表示がなされ 得るので、全ピットが16ピット・アドレスワード の極性ビットすなわち MSB で決まる論理の" 0 " 又は"1"で構成される16ピットのダミーグルー プを上位のアドレスセクションに供給することが 必要になる。既に説明したように、パスの各々は 転送すべき16ピットの全てについてトルー及びコ ンプリメント信号線を具えている。転送前は常に、 トルー及びコンプリメント倡号線の両者がハイレ ベルすなわち論理の『1~にプレチャージされる。 従つて、論理回路は、対応の下位セクションパス 上のMSBのステータスに従つて、上位セクション パス内のトルー信号線又はコンプリメント信号線 のいずれかをローレベルすなわち論理の"0"に 放電するだけで、符号拡張機能を果すことができ る。との放電回路は、バス信号線の各々及び接地 電位間に接続された複数の MOSFET 案子を具えて

(27)

IRD レジスタ 114 の出力は、フィールド変換 (translate) ユニットプロック (FTU) 116 に供 給される。この FTU 116 は下位アドレスセクショ ンのパス20及び22に結合されると共に、ブロセツ サ・ステータスワード・プロック (PSW) 116 にも 結合されている。この PSW は、プランチ・ジャン ブその他の後続命令に影響を及ぼすゼロ検出,オ - パーフロー検出、キャリ検出、正又は負結果等 テータブロセッサのステータスを示す状態コード を保持する。 FTU 116 はレジスタ 114 内の命令中 のピットフィールドを選択的に抜出し、この抜出 されたピツトフィールドはシフトすなわち変換さ れ、新たなアドレスの計算用としてアドレスレジ スタに供給されるのに適した形式となる。 FTU 116 は、抜出されたピットフィールドが奥効的に16ピ ツト・オペランドに変換されるように符号拡張論 理回路を制御することができる。前述した符号拡 張論理回路により、この16ビット量を32ビットの オペランドに拡張することができる。

FTU 116 は、レジスタのマルチローテンク及び

特開照55-- 72255 (9)

れたい。 同様に、 データパスは、 1 ビットの情報を転送するための第 3 の倡号線 134 (D) 及び第 4 の個号線 136 (D) を具えている。

テュアルボート・レジスタ 138 (R0) 乃至 140 (RN) の各々は、 信号額 130 及び 132 に結合された第 1 のボート並びに信号額 134 及び 136 に結合された第 2 のボートを具えている。 レジスタ 138 は第 1 の制御信号額 142 にも接続され、 これによりイネーブルにされて信号級 130 及び 132 に結合される。レジスタ 138 に結合されている第 2 の制御信号線 144 は、 信号線 134 及び 136 へのレジスタ 138 の結合をイネーブルする。 同様に、 制御信号線 146 及び 148 は、 それぞれ信号線対 130 , 132 及び 134, 136 へのレジスタ 140 の結合を制御する。

信号線 130 及び 132 に結合された第 1 のセンス及びリピートアンブ 150 は、信号線 130 及び 132 上の信号線を差動的に受ける。このセンス及びリピートアンブ 150 は、信号線 130 及び 132 にわたつて出現する 微弱な差動信号を増幅して、これら信号線上に正しい論理の"1"及び"0"を設定

(31)

と同様である。

従来例の回路図を第5図に示す。第4図に示し た倡号線に対応する倡号線には第4図と同一の参 **照符号を使用している。第1のインバータ 154 の** 出力は第2のインパータ 156 に入力する。第2の インパータ 156 の出力は、ゲート端子が正電源 Von に接続されているカップリング MOSFET 158 を介 して、第1のインパータ 154 に入力する。この MOS-FET 158 によるフィードパックによつて、この回 路は論理の"1"又は"0"をラッチすることが てきる。 信号線 130 及びインパータ 154 間に接続 された MOSFET 160 のゲート端子は、制御信号線 142 に接続されている。この信号線 142 がハイレ ベルになつて MOSFET 160 が導通すると、信号線 130 からレジスタセル内にデータが審込まれる。 同様にして、 個号線 134 及びインパータ 154 の入 力間に MOSFET 162 が接続されており、 MOSFET 162 は 制 御 信 号 線 144 に よ つ て 選 択 的 に イ ネ ー ブ ルされ、倡号線 134 からレジスタセル内にテータ が普込まれる。

する。データ転送に先立つて、信号線 130 及び 132 の両者は常にハイレベルすなわち論理の『1』に プレチャージされる。レジスタ 138 の内容をアド レスパス上に出力するには、制御信号線 142 をハ イレペルに立上らせ、これによつてレジスタ 138 を 信 号 線 130 及び 132 に ア ク テ イ フ 的 に 結 合 さ せ る。チップ面積を節約するため各レジスタ内のス トレージ回路を小寸法の MOSFET で樹成している が、この MOSFET は容量性負荷のドライブに不向 きである。従つて、レジスタ 138 を信号線 130 及 び 132 に結合せしめるに際しては、これら信号線 間に徴弱な差動倡号のみを結合させている。この 微弱な差動信号を供給した直後に、センス及びり ピートアンプ 150 をアクティブにし、 信号線 130 及び 132 上の 微 弱 な 差 動 信 号 を 再 生 増 帆 し て い る 。 **とのようにすれば、信号線 130 及び 132 上の信号** レベルは、他の回路において論理の『1『又は"0" として弁別可能な値となる。 倡号線 134 及び 136 に結合されているセンス及びリピートアンプ 152 の動作も、センス及びリピートアンプ 150 の動作

(32)

出力インバータ 156 及び信号線 130 間に接続された MOSFET 164 のゲート 端子は、 制御信号線 142' に接続されている。 制御信号線 142' がハイレベルに なると、 レジスタセルから信号線 130 への替込みが行われる。 同様に、 出力インバータ 156 及び信号線 134 間に MOSFET 166 が接続されている。 この MOSFET 166 は、 制御信号線 144'により選択的にイネーブルされて、 レジスタセルから倡号線 134 にデータの背込みを行なり。 この従来例においては各レジスタを制御するのに 4 本の制御信号線を必要とする点に留意されたい。

第4図に示した本発明の一実施例に使用するレジスタセルの回路図を第6図に示す。第6図の信号線は第4図で既に説明した同一の参照符号の信号線と対応している。インバータ168及び170は、第5図の従来例のようにフィードバック MOSFET を使用することなく、直結されている。インバータ170及び信号線130間に MOSFET 172が接続されている。同様に、インバータ168の出力及び信号線132間に MOSFET 174が接続されている。

特別昭55 -- 72255 (10)

MOSFET 172 及び 174 のゲート端子はいずれも制御倡号線 142 に接続されている。制御倡号線 142 がハイレベルになると、 MOSFET 172 及び 174 は各々導通し、このレジスタセルはアドレスバスにアクテイブ的に結合する。同じく、インバータ 170 の出力及び倡号線 134 間に MOSFET 176 が接続され、インバータ 168 の出力及び倡号線 136 間に MOSFET 178 が接続されている。 MOSFET 176 及び 178 のゲート端子は、いずれも制御倡号線 144 に接続されている。制御倡号線 144 に接続されている。制御倡号線 144 に接続されている。制御倡号線 144 に接続されている。制御倡号線 144 に接続されている。制御倡号線 144 に接続

第 6 図に図示したレジスタセルの更に詳細な回路図を第 7 図に示す。第 6 図の要素に対応するものには第 7 図においても同一の参照符号を付している。 MOSFET 180 及び 182 は第 1 のインパータ168 を構成し、 MOSFET 184 及び 186 は第 2 のインパータ 170 を構成している。 MOSFET 182 及び186 はデブリーションモードの MOSFET であり、それぞれエンハンスメントモードの MOSFET 180

(35)

ヤージされていることを想起されたい。 なお MOS-FET 180 が導通しており、 MOSFET 184 が非導通であるとすれば、 MOSFET 180 は MOSFET 174 を介して信号線 132 を放電する。 これに対して MOS-FET 184 は非導通であるから、 MOSFET 186 は信号線 130 上のハイレベルのプレチャージを保持する。 このようにして信号線 130 及び 132 間に微弱な差動信号が発生し、この差動信号はセンス及びリピートアンプで増幅される。

アドレスパスからレジスタセル内にデータを書込みたいときには、プレチャージ期間後で MOSFET 172 及び 174 がイネーブルされる前に、信号線 130 及び 132 上にハイ (VDD) 及びロー (接地電位)を設定する。書込むべきデータに対応して信号線 130 及び 132 上にレベルが一旦設定されると、 MOSFET 172 及び 174 がイネーブルにされ、 このレジスタセルはアドレスパスから番込まれた論理レベルに切替えられる。同様にして、データバスから このレジスタセルに書込みを行うこともできる。第7図の回路を集積回路化するためのレイアウ

及び 184 の負荷になる。 MOSFET 180 及び 184 のソース端子はいずれも接地されており、 MOSFET 182 及び 186 のドレイン端子はいずれも正電源 V<sub>DD</sub> に接続されている。 MOSFET 182 のゲート及びソースに接続されている MOSFET 180 のドレインは、第1 のインパータの出力を発生する。 同様に、MOSFET 186 のゲート及びソースに接続されている MOSFET 184 のドレインは、第2 のインパータの出力を発生する。 MOSFET 180 及び 184 のゲート端子は、各々第1・第2 のインパータの入力に対応する。

MOSFET 180 が導通しておりかつ MOSFET 184 が非導通であるとすれば、 MOSFET 180 のドレインはローレベルに引下げられかつ MOSFET 184 のドレインは MOSFET 186 によつて VDD 電圧近くまで引上げられている。このレジスタセルの内容を倡号線 130 及び 132 上に書込みたいものとすれば、制御倡号線 142 をハイレベルにドライブして MOSFET 172 及び 174 をイネーブルにすればよい。倡号線 130 及び 132 は前以つてハイレベルにプレチ

(36)

トを第8四に示す。バス倡号線130,132,134 及び 136 用の金属線 (metal run) がチップの上面 に形成されている。電源線 V<sub>DD</sub> 及び V<sub>SS</sub> (接地) 用の金属額も図示されている。これらの金属線か ら分離されて、その下方で金属線と直交するよう にポリシリコン・チャネルが形成されている。こ のポリシリコン・チャネルは、レジスタ選択信号 を転送すると共に、レジスタセルを构成する MOS-FET相互を接続している。このレジスタセルの上 部に他の金属線を追加してテータブロセツサの他 の部分を相互接続するための適当な空間を残すよ うに、VSS , AB 及び DB 用の金属線が、はなれ た位置に形成されている。このレジスタセルを実 現するのに必要なレイアウト面積は、第6図に示 した従来例のレジスタセルの場合に比べて半分以 下になる。

第 4 図に示したAバス用のセンス及びリビート アンプ 150 の回路図を第 9 図に示す。 MOSFET 190 及び 192 は交叉接続され、 MOSFET 190 のドレイ ン及び MOSFET 192 のゲートはいずれも倡号線130

特別昭55-72255(11)

に接続されている。 MOSFET 192 のドレイン及び MOSFET 190 のゲートはいずれも信号線 132 に接 続されている。 MOSFET 190 及び 192 のソースは いずれもソースが接続された MOSFET 194 のドレ インに接続されている。この MOSFET 194 のゲー トはセンス表は側御信号線 196 に接続されている。 回路図の下方に記載したタイミング波形図に示す ように、パス上の各情報転送は T1 乃至 T4 の各期 間に分割されている。期間 T4 において、信号線 130 及び 132 はハイレベルに充電される。T1期間 の開始と共にレジスタセルの一つが信号線 130 及 び 132 に 選択的に結合され、 これらの 信号 線間に 微弱な差動信号を発生せしめる。T1 期間の中ほど て制御信号線 196 がハイレベルとされて MOSFET 194 が游通し、交叉接続された MOSFET 190 及び 192 に対する電流源になる。この交叉接続回路に よる再生増幅動作によつて、ある程度ローレベル となつている個母線電圧が完全な接地電位に引下 げられて、この信号線上に正確な論理の" 0 " レ ペルが設定される。とのようにして設定された僧

(39)


に詳細を回路図、第8図は第7図の高密度レジス タセルを IC データブロセッサ内で実現する場合の 配置を示す図、第9図は第4図に示す本発明の増 幅回路ブロックの一実施例の回路図。


2 …命令レジスタ、4 …命令デコードプロツク、6 … 実行ユニツト、8 … 制御ストアプロツク、10.12.20.22.32.34 … デジタルパス、14.24 …アドレスレジスタ、18 … ALU 、26.38 … 演算ユニツト、36 … アドレス及びデータレジスタ。


特 許 出 顔 人 モトローラ・インコーポレーテッド 代理人 弁理士 佐 藤 葉 号線 130 及び 132 上の正確な論理の"1"又は"0"を、T1期間内においてリード・リストア的にこのレジスタセル内に書き込むことができる点に留意されたい。第1のレジスタセルから読取つたデータを第2のレジスタセルに書込む場合には、T2期間において第2のレジスタセルを同一のパスに結合せしめて、センス及びリピートアンブが設定した値を第2のレジスタに書込めばよい。

#### 4. 図面の簡単な説明


(40)









F=9 3B





## **FIG 4**



FEG 5

